[충북넷=양영미 기자] KAIST(총장 이광형)는 전기및전자공학부 최양규, 최성율 교수 공동연구팀이 인간의 뇌를 모방한 고집적 뉴로모픽 반도체를 개발했다고 5일 밝혔다.
뉴로모픽(neuromorphic) 하드웨어는, 인간의 뇌가 매우 복잡한 기능을 수행하지만 소비하는 에너지는 20와트(W) 밖에 되지 않는다는 것에 착안해, 인간의 뇌를 모방해 인공지능 기능을 하드웨어로 구현하는 방식이다.
4차 산업 혁명의 핵심인 인공지능 기술은 자율주행차, 로봇, IoT, 스마트 팩토리 등 산업계 전반에 걸쳐 유용하게 사용되고 있다.
하지만, 인공지능 기능을 수행하기 위해 기존 폰 노이만 컴퓨팅을 그대로 사용하면, 메모리와 프로세서 간 수많은 데이터가 반복적으로 이동하면서, 큰 전력을 소비한다.
이 한계를 극복하기 위해, 인간의 뇌가 복잡한 기능을 수행하면서도 약 20 Watt 라는 낮은 전력을 소비한다는 것에 착안해, 인간의 뇌를 하드웨어적으로 모방하는 뉴로모픽 하드웨어가 큰 주목을 받고 있다.
뉴로모픽 하드웨어를 구현하기 위해서는, 생물학적 뇌와 동일하게 일정 신호가 통합되었을 때 스파이크를 발생하는 뉴런과 두 뉴런 사이의 연결성을 기억하는 시냅스가 필요하다.
이러한 뉴런과 시냅스는 일반적으로 디지털 및 아날로그 회로로 구성되지만, 복잡한 회로 구성에 따라 하드웨어 면적이 크다는 한계가 있다. 궁극적으로 인간의 뇌가 약 1011개의 뉴런과 1014개의 시냅스로 구성된다는 점에서, 실제 모바일 및 IoT 디바이스에 사용되기 위해서는 집적도를 개선할 필요가 있다.
이를 개선하기 위해 다양한 소자 기반 뉴런과 시냅스가 활발히 연구되고 있지만, 대부분 상용화된 CMOS 공정 기술로 제작이 될 수 없어 양산 적용에 문제가 많다.
 ▲ 상용화된 CMOS 공정으로 제작된 단일 트랜지스터 기반 뉴런과 시냅스 / KAIST 제공 © |
연구팀은 플로팅 바디와 전하 포집층이 존재하는 MOSFET(metal-oxide-semiconductor field effect transistor)을 이용하여, 뉴런과 시냅스 동작을 구현하였다.
플로팅 바디에서 나타나는 단일 트랜지스터 래치(single transistor latch) 현상을 이용하면, 일정 신호가 통합되었을 때 스파이크를 발생하는 뉴런 동작을 구현할 수 있다.
또한, 전하 포집층에 전하를 저장함으로써 두 뉴런 사이의 연결성을 기억하는 시냅스 동작또한 구현할 수 있다.
연구팀은 뉴런과 시냅스를 동일 웨이퍼 (8 인치) 상에 동시 집적하였으며, 뉴런과 시냅스 뿐만 아니라 신호 처리를 위한 부가적인 신호 처리 회로를 동일 웨이퍼 상에 동시에 집적하여 전체 뉴로모픽 하드웨어를 구현했다.
연구팀의 기술은 복잡한 디지털 및 아날로그 회로를 기반으로 구성되던 뉴런을 단일 트랜지스터로 대체 구현하여 집적도를 획기적으로 높였고, 더 나아가 같은 구조의 시냅스와 함께 집적하여 공정 단순화에 따른 비용 절감을 할 수 있는 신기술이다.
 ▲ 개발된 뉴로모픽 반도체를 기반으로 한 얼굴 이미지 인식 / KAIST 제공 © |
연구팀은 제작된 뉴로모픽 반도체를 바탕으로 증폭 이득 조절, 동시성 판단 등의 뇌의 기능을 일부 모방하였고, 글자 이미지 및 얼굴 이미지 인식이 가능함을 보였다.
복잡한 회로를 기반으로 구성됨에 따라 하드웨어 면적이 크다는 한계를 가지고 있던 뉴런과 시냅스를 단일 트랜지스터로 구현해, 뉴로모픽 시스템의 집적도를 크게 향상시킬 수 있다. 따라서 집적도가 중요한 모바일 및 IoT 디바이스에 유용하게 적용될 수 있다.
또한 상용화된 CMOS 공정을 이용하기 때문에, 아직 연구 단계에서 머물러 있던 뉴로모픽 반도체의 상용화를 앞당길 수 있을 것으로 기대된다.
 ▲ 왼쪽부터 전기및전자공학부 최양규, 최성율 교수, 1저자 한준규 박사과정, 2저자 오정엽 박사과정, / KAIST 제공 |
KAIST 전기및전자공학부 한준규 박사과정이 제1 저자로, 같은 학부 오정엽 박사과정이 제2 저자로 참여한 이번 연구는 저명 국제 학술지 `사이언스 어드벤시스(Science Advances)' 8월 온라인판에 출판됐다. (논문명 : Co-integration of single transistor neurons and synapses by nanoscale CMOS fabrication for highly scalable neuromorphic hardware).
한편 이번 연구는 한국연구재단 차세대지능형반도체기술개발사업, 중견연구사업, 미래반도체사업 및 반도체설계교육센터의 지원을 받아 수행됐다.
